Вакансия «Инженер по UVM верификации» · Job Hunters
J
Компания не указана
Инженер по UVM верификации
250 000 – 250 000 ₽
Формат
Гибрид
Грейд
senior
Город
Москва
PythonLinux
Мэтч и сопроводительное
Сравним вакансию с вашим действующим резюме и составим письмо под эту роль.
Описание вакансии
Задачи:
- Планирование функциональной верификации IP-блоков и СнК, разработка тестовых планов.
- Разработка верификационных окружений на UVM.
- Автоматизация тестирования (Python/Perl/Tcl).
- Запуск регрессионного тестирования в CI.
- Настройка VIP для интерфейсов (AXI, AHB, OCP, CHI).
- Согласование тестовых планов с архитекторами и RTL-разработчиками.
Требования (Must have):
- Опыт верификации и/или разработки RTL для FPGA или ASIC от 3 лет.
- Знание SystemVerilog и ООП.
- Опыт работы с RTL-симуляторами (любой вендор).
- Владение скриптовыми языками (Python/Perl/Tcl/Shell).
- Уверенное владение Linux.
- Английский — чтение технической документации, переписка.
- Знакомство с архитектурой современного процессора.
Будет плюсом:
- Опыт с UVM.
- Программирование на ASM, C.
- Опыт с CI.
- Знание интерфейсов AXI, AHB, OCP, CHI.
Условия:
- Формат: гибрид/офис/удалёнка (Москва, Санкт-Петербург, Нижний Новгород, Минск).
- Зарплата: обсуждается индивидуально, выше рынка.
- ДМС с первых дней, страхование близких.
- Премии за патенты и РИД.
- Учебный портал, курсы английского, конференции.
- Консультации юристов, психологов, экспертов по ЗОЖ.
Контакты работодателя доступны по кнопке «Откликнуться» после входа.